EE小站: 高速PCB資料

最近在布Blackfin視覺的板子，開始看了一些高速板的資料，感覺收獲挺大的。貼些東西來。

我看了些資料，主要是一篇叫High-Speed Digital System Design的文章，PCBBBS（www.）的大俠們翻譯的。可以從http://www./dispbbs.asp?boardID=4&ID=122837&page=1下載到。如果這個鏈接失效了，請從PCBBBS首頁進，分支路線為：“中國PCB論壇網(wǎng) → 線路設計 → SI高速設計 → 帖子列表”，搜索High-Speed Digital System Design。

 

其實我也是剛?cè)腴T，本文的作用僅僅是給大家提供入門級HOWTO：

 

什么樣的板子需要考慮高速所造成的效應？用數(shù)字信號的上升時間來衡量，任何長度超過信號在其上升時間內(nèi)走過距離的十分之一的導線都必須考慮所謂 的“傳輸線效應”。說形象的，如果是133MHz的SDRAM（前幾年最常見的PC133SDRAM內(nèi)存條上的芯片，上升時間1ns），15mm以上距 離，就必須考慮傳輸線效應。這個距離怎么計算出來的呢，如果你算算，實際上電磁波在100ps里能夠走上30mm呢，怎么是15mm呢？實際上電信號在導 體中的速度和導體周圍的介質(zhì)有關，公式為（BLOG沒法寫公式，我按照MATLAB符號數(shù)學格式寫了）v=c/sqrt(Er)，c是光速，Er是導線周 圍導體的介電常數(shù)，一般電路板使用一種叫FR4的玻璃纖維，Er=4.X。好的，當你知道你所要面對的情況之后請仔細閱讀我上面提到的這個文章。

 

對于實際引用，我們會遇到以下3個問題：
1.布線問題，怎么在我們熟知的PCB設計軟件中解決
2.阻抗匹配，這個詞很經(jīng)常聽到 啊，舉例來說明吧。請你找一根雜牌的示波器探針線，測量數(shù)字電路管腳輸出的波形，也許你會看到方波邊沿出現(xiàn)了過沖，這有部分是因為探針的阻抗和芯片、示波 器輸入阻抗不匹配造成的。這個需要你閱讀文章了，實際上完全匹配是不可能的，問題是怎樣將阻抗不匹配造成的影響減少到最小。
3.仿真問題，怎么樣驗證自己對電路板進行的修改是正確的

 

問題2，我目前也沒有整太明白，這個需要看的書更多。我上面提供的材料里就有一些簡單的描述。

 

問題1，我用的是Altium Designer 6.5，就是大家所熟知的Protel，后來又叫DXP，再后來就叫了Altium Designer。打開菜單Design>Rules，里面的High Speed和Signal Integrity是管高速布線的，大家可以找相關的書解決。
這里我提個我用到的，SDRAM地址/控制和數(shù)據(jù)線分組等長問題的解決。以 Altium Designer 6.5為例（其實Protel 99se也差不多，DXP就更不用說了）。首先Design>Netlist>Edit Nets，新建SDRAM_AC（地址和控制）和SDRAM_D（數(shù)據(jù)）兩個Netclass，把相應的Net添加進 來，Design>Rules，選擇High Speed>Matched Net Length>新建兩個規(guī)則SDRAM_AC和SDRAM_D，在Where the first object matches里選擇Net Class，然后分別選中剛才建立的兩個Net Class。下面的Constraints是最神奇的蛇形線規(guī)則設置（電腦主板上經(jīng)常可以見到的那些彎彎曲曲的繞著走的線，目的就是讓短的線繞著走，增加 長度以和長線匹配），Tolerance是同組線長最大差距值，我設的是7.62mm，就是0.3inch，具體數(shù)值有的強人可以控制在正負50mil以 內(nèi)，由于我們同學有做10mm成功的例子，我放棄了50mil的想法。Style是蛇形線的風格，可以選著玩玩看看，其他的設置可以自己試，決定了蛇形線 的形狀。這些規(guī)則是為了自動生成蛇形線準備的，鑒于自動生成糟糕的結(jié)果，我不建議這么做。這些規(guī)則僅僅是用來進行DRC（Design Rule Check，在Tools菜單中的命令）的。另外告訴大家怎么自動生成，菜單Tools>Equalize Net Length，注意這個命令：1、僅僅對頭尾都連接上的線起作用即針對Routed Nets，2、如果板子太密沒有生成蛇形線的地方，執(zhí)行后沒有反應，你可以修改Rules來縮小蛇形線的尺寸看看，3、可以多次調(diào)用這個命令，使線長逐步 趨于一致，4、如果同組線本身走線長度差距太大，或者你的要求太高（哈哈50mil），那么可能會存在永遠也沒有辦法一致長度的線，這個在執(zhí)行命令后生成 報告中會告訴你。
說說手動怎么做（僅僅針對DXP以上版本），右下角的彈出菜單站里點PCB>PCB，你可以看到你剛才設置的Net Class，選中后可以看到每個Net（無論是Routed還是Unrouted的）長度，在布線時注意調(diào)整，如果出現(xiàn)了長度差距太大的線，可以在短線周 圍預留空間，手工用圓弧連接的方法畫出蛇形線。
貼個圖看看，你可以先畫一個圖中那樣的波浪形狀，然后Ctrl+C和Ctrl+V。當然PADs好像做這個更加專業(yè)，但是我看同學用的好像沒有Altium Designer操作這么方便。

 

 

問題3，我沒有做太深入的研究，隨便找了個軟件HyperLynx 7.5，哈哈原因很單純，因為Altium Designer可以直接把PCB存成HyperLynx格式的，其實PADs里帶的就是HyperLynx。隨便說下，HyperLynx作PCB分析 需要幾個東西：1、PCB圖（廢話，哈哈）；2、電路中用到的元件的仿真模型，這個可以在器件廠商的主頁上面找到，如SDRAM的廠家Micron（www.）， 如果沒有模型也可以根據(jù)器件的DATASHEET自己做，這個可是高級操作；器件模型里規(guī)定了器件的管腳輸入輸出阻抗等一系列的參數(shù)；3、電路板的參數(shù)， 比如板厚、銅厚、多層板每層間距離、介電常數(shù)等，這個需要問你委托加工電路板的廠家。簡單仿真步驟如下：1、PCB，Altium Designer可以生成，但是一些細節(jié)參數(shù)可能會錯，需要修改下，一般HyperLynx也會自動修改，菜單Edit>Stackup可以修改并 輸入從電路板制造商那兒得到的數(shù)據(jù)，2、仿真模型，Edit菜單中的.Ref IC Automapping file等指令就是用來映射器件和模型的，可以嘗試下就知道了，操作很簡單，3、開始仿真，菜單Simulate>Run interactive simulation就可以看到電信號上升和下降時輸入和輸出管腳波形的變化了。另外，Report菜單里的Net Statistics可以看到選中Net的特征阻抗等數(shù)據(jù)。詳細的操作請閱讀相關書籍。

 

正如我開始說的，在SI（Signal Integrity）方面，我也是新手，希望有大蝦看到后對我的文章予以斧正。

 

剛開始的時候我一直想知道，電路板仿真軟件到底是什么樣子的，能看到什么樣的方針結(jié)果，為了給和我一樣的菜鳥一個直觀的印象，我再貼個仿真過程 圖解，本例使用HyperLynx 7.5，如圖這樣一個簡單的PCB，用來轉(zhuǎn)接直插的FPGA配置接頭到FPC軟線插座，頂層線路底層地。