靜態(tài)時序分析（Static Timing Analysis）基礎(chǔ)（2）——EAW電子設(shè)計應(yīng)用

STA資料準備

在做STA之前，我們必須對其準備工作有充分的了解。STA所需的資料如圖三所示，以下我們分項說明。其中Design Data部分，由于Block Model和STA軟體相關(guān)性太高，我們不在此加以說明，請直接參閱您STA軟體的使用手冊。

圖 三

nLibrary Data：

STA所需要的Timing Model就存放在標準元件庫（Cell Library）中。這些必要的時序資訊是以Timing Arc的方式呈現(xiàn)在標準元件庫中。Timing Arc定義邏輯閘任兩個端點之間的時序關(guān)系，其種類有Combinational Timing Arc、Setup Timing Arc、Hold Timing Arc、Edge Timing Arc、Preset and Clear Timing Arc、Recovery Timing Arc、Removal Timing Arc、Three State Enable & Disable Timing Arc、Width Timing Arc。其中第1、4、5、8項定義時序延遲，其他各項則是定義時序檢查。

圖 四

Combinational Timing Arc是最基本的Timing Arc。Timing Arc如果不特別宣告的話，就是屬于此類。如圖四所示，他定義了從特定輸入到特定輸出（A到Z）的延遲時間。Combinational Timing Arc的Sense有三種，分別是inverting（或 negative unate），non-inverting（或 positive unate）以及non-unate。當Timing Arc相關(guān)之特定輸出（圖四Z）訊號變化方向和特定輸入（圖四A）訊號變化方向相反（如輸入由0變1，輸出由1變0），則此Timing Arc為inverting sense。反之，輸出輸入訊號變化方向一致的話，則此Timing Arc為non-inverting sense。當特定輸出無法由特定輸入單獨決定時，此Timing Arc為non-unate。

圖 五

圖 六

圖 七

圖 八

圖 九

圖 十

圖 十一

圖 十二

其他的Timing Arc說明如下。

Setup Timing Arc：定義序向元件（Sequential Cell，如Flip-Flop、Latch等）所需的Setup Time，依據(jù)Clock上升或下降分為2類（圖五）。 Hold Timing Arc：定義序向元件所需的Hold Time，依據(jù)Clock上升或下降分為2類（圖六）。 Edge Timing Arc：定義序向元件Clock Active Edge到資料輸出的延遲時間，依據(jù)Clock上升或下降分為2類（圖七）。 Preset and Clear Timing Arc：定義序向元件清除訊號（Preset或Clear）發(fā)生后，資料被清除的速度，依據(jù)清除訊號上升或下降及是Preset或Clear分為4類（圖 八）。這個Timing Arc通常會被取消掉，因為它會造成訊號路徑產(chǎn)生回路，這對STA而言是不允許的。 Recovery Timing Arc：定義序向元件Clock Active Edge之前，清除訊號不準啟動的時間，依據(jù)Clock上升或下降分為2類（圖九）。  Removal Timing Arc：定義序向元件Clock Active Edge之后，清除訊號不準啟動的時間，依據(jù)Clock上升或下降分為2類（圖十）。 Three State Enable & Disable Timing Arc：定義Tri-State元件致能訊號（Enable）到輸出的延遲時間，依據(jù)Enable或Disable分為2類。（圖十一）  Width Timing Arc：定義訊號需維持穩(wěn)定的最短時間，依據(jù)訊號維持在0或1的位準分為2類。（圖十二）

上文列出了標準元件庫內(nèi)時序模型的項目，但對其量化的數(shù)據(jù)卻沒有加以說明。接下來，我們就來看看到底這些時序資訊的確實數(shù)值是如何定義在標準元件庫中的。

以Combinational Timing Arc為例，訊號從輸入到輸出的延遲時間可以描述成以輸入的轉(zhuǎn)換時間（Transition Time）和輸出的負載為變數(shù)的函數(shù)。描述的方式可以是線性的方式，如圖十三所示。也可以將這2個變數(shù)當成指標，建立時序表格（Timing Table），讓STA軟體可以查詢出正確的延遲時間。這種以表格描述的方式會比上述線性描述的方式準確許多，因此現(xiàn)今市面上大部分的標準元件庫皆采用產(chǎn) 生時序表格的方式來建立Timing Model。

圖 十三

我們舉個簡單的例子來說明STA軟體如何從時序表格計算出元件延遲時間。（圖十四）

圖十四

      元件延遲時間（Ddelay）：輸入達邏輯1位準50%到輸出達邏輯1位準50%的時間。       元件轉(zhuǎn)換時間（Dtransition）：輸出達邏輯1位準20%（80%）到80%（20%）的時間。

當輸入的轉(zhuǎn)換時間為0.5，輸出負載為0.2時，可由圖十四的時序表格查得元件I2的延遲時間為0.432。而由于表格的大小有限，對于無法直接由表格查詢到的延遲時間（如輸入轉(zhuǎn)換時間0.25，輸出負載0.15），STA軟體會利用線性內(nèi)插或外插的方式計算延遲時間。

對于其他的Timing Arc，不管是時序延遲或時序檢查，其相對應(yīng)的時序數(shù)值計算和上例的計算方式是一樣的。

接下來我們說明操作環(huán)境（Operating Condition）對時序的影響。操作環(huán)境指的是制程（Process）、電壓（Voltage）、溫度（Temperature）三項因子。這三項因 子通常會被簡稱為PVT，其對時序的影響可用下方線性方程式來描述。其中nom_process、nom_voltage及 nom_temperature會定義在標準元件庫中，代表建立時序表格時的操作環(huán)境。