|
時序約束目的：一、
提高設計的工作頻率二、獲得正確的時序分析報告（STA：靜態時序分析）
常用的時序概念：周期，最大時鐘頻率、時鐘建立時間、時鐘保持時間、時鐘到輸出延時、管腳到管腳延時、Slack和時鐘偏斜（Skew).
周期：如圖1是周期示意圖，當計算出Tperiod，那么當然fmax=1/Tperiod,fmax是顯示設計最重要的性能指標之一。
時鐘建立時間：如圖3所示是時鐘建立時間的計算方法
時鐘保持時間：同樣利用圖3的模型計算Th=clkdelay-datadelay+Microhold
注意：前兩個公式中提到的Microsetup 和Microhold一般均是一個小于1ns的常量。
時鐘輸出延遲：他是指在時鐘有效到數據有效的最大時鐘間隔如圖4所示Tco=clkdelay+datadelay+Microco
slack:表示設計是否滿足時序的一個稱謂：正的slack表示滿足時序，負的slack表示不滿足時序。保持時間slack是一個重要的概念，引起不滿足的主要原因是時鐘偏斜大于數據路徑的偏斜。
Quartus2時序分析工具和優化向導：
常用的三種時序約束設置方法：1 通過Assignment/timing settings 2
Assignment/timing wiard
tool 3 Assignment/Assignment
editor選擇在圖形界面下完成對設計的時序約束。一般情況下前兩種是做全局的時序約束，后一種是做局部的時序約束，另外還可以通過修改.qsf文件來實現。
時序約束思想：時序約束一般都是先全局后個別，如果沖突則個別的優先級更高。
一、將編繹器設置為時序驅動編繹，即是指讓編繹過程盡量向著滿足時序約束方向努力！assignment/settings/fitter
setting.
二、全局時鐘設置如果在設計中只有一個全局時鐘，或者所有的時鐘同頻，可以在Quartus2中只設置一個全局時鐘約束。
Assignment/timing settings
三、時序向導 在用記對時序約束設置不熟悉的情況下，可以選擇使用向導。 Assignment/classic timing
analyser wizards.
四、可以設置獨立時鐘與衍生時鐘，衍生時鐘是由獨立時鐘變化而來的，他是由獨立時鐘分頻，倍頻，移相等變化而來的，可以在設置中確定二者的關系
Assignment/settings/timing analyse setting/classic timing analyse
setting/individual clock。
五、通過assignment editor 設置個別時鐘約束
  Tperiod的計算公式  邏輯延時與互連延時  時鐘建立時間計算  時鐘到輸出計算方法 |
|
|
