|
一、流水燈實驗；
一、FPGA的工作是基于時鐘的，語言中幾乎每處都用到了always@（posedge clk），意思是clk
上升沿觸發工作，之后執行其下的語句。
二、<=非阻塞語言，并行方式
三、FPGA基本工作原理基于LUT查表，查表這也是一種特別重要的編程思想，下面的流水燈實現（二）差不多就是這種思想。
（1）實現（一） module liushuideng(
input clk, input rst, output reg[7:0] led=8'b00000001; );
reg[31:0] cnt=0; cnt<=0;
end else begin
if(cnt==32'd100000000) //假如時鐘為100MHz 那么32‘d100000000代表1秒鐘 begin
led<={led[6:0],led[7]}; //高電平代表點亮燈，實現循環左移位 cnt<=0; end else begin
cnt<=cnt+1; end end
（2）實現（二）
module liushuideng(
input clk, input rst, output reg[7:0] led=8'b00000001; );
reg[31:0] cnt=0; cnt<=0;
end else begin
if(cnt==32'd800000000) begin cnt<=0; //cnt==32'd800000000時 重新復位為0 end else begin
cnt<=cnt+1；//每當時鐘沿到來時 cnt自加1 end case(cnt)
32'd800000000:led<=8'b10000000; //cnt為800000000時led==8‘d10000000（8代表位寬 //缺省為最大位寬）
32'd700000000:led<=8'b01000000;
32'd600000000:led<=8'b00100000; 32'd500000000:led<=8'b00010000;
32'd400000000:led<=8'b00001000;
32'd300000000:led<=8'b00000100;
32'd200000000:led<=8'b00000010;
32'd100000000:led<=8'b00000001;
default:; end
end |
|
|
來自： 小小銳DarkRose > 《verilog》
