|
上一篇文章中，我們介紹了3D-NAND閃存引入的背景，看完上篇文章，應該可以大致了解三星V-NAND結構的含義。本篇文章，我們就繼續來詳細的了解一下V-NAND的內容。 先通過具體參數的對比，感受一下V-NAND的優勢： 從上表中，我們可以看到，與2D平面閃存相比，V-NAND垂直結構的閃存優勢很明顯，主要集中在兩點： 1. 容量增加：每個存儲塊(block)中的頁數增加2倍，每個存儲塊(block)中可以包含的字節數，由1024K Bytes增加到了3*1024K Bytes. 字節數的增加，代表中存儲容量的增大； 2. 性能提升：V-NAND的每個頁的寫入時間為0.6ms，而平面NAND中的頁寫入時間是2ms, V-NAND足足快了1.4ms, 時間就是生命呀。針對隨機讀方面，V-NAND和平面NAND只相差3us, 處于同一水平。在存儲塊(block)擦除方面，V-NAND比平面NAND快了1ms. 上篇文章中，我們提到了在2D平面NAND中，隨著制程進入20nm以下，不同存儲單元cell之間的相互相擾效應越來越嚴重，為了減少干擾效應，三星在V-NAND中引入了電荷陷阱(Charge Trap Flash, CTF)的概念，目的就是盡可能的消除存儲單元之間的干擾。 從上面的示意圖中，我們可以了解到： 在水平方向，也即bit line方向，不同存儲單元cell之間相距較遠并且有絕緣層阻隔，可以說在水平方向，不同存儲單元cell之間的干擾基本不存在。 在垂直方向，不同cell之間的距離達到40nm, 比平面NAND的十幾nm要大很多，所以，在垂直方向，不同存儲單元cell之間的干擾很小。 在2D平面NAND中，存儲單元cell采用的是浮柵結構，如下圖左，電荷存在浮柵導體中。而在三星V-NAND中，存儲單元采用的是CTF結構，電荷儲存在絕緣體中，如下圖右。與浮柵結構相比，CTF結構由于電荷儲存在絕緣體中，電荷更不容易跑出去，所以，在某種程度上，可以說采用CTF結構的NAND閃存比采用浮柵結構的NAND閃存更加可靠。
我們剛才提到的不同存儲單元之間的干擾效應，在這里我們看一副對比圖： 從上圖中，我們看到，與平面NAND閃存相比，V-NAND存儲單元cell的分布區間變窄了33%，變窄的好處就是減少了讀寫的錯誤幾率，讓cell更加可靠。另外，V-NAND的存儲單元cell之間的干擾下降了84%，同樣，不同存儲單元cell之間的干擾減少，也可以很大程度上提高NAND的可靠性。 感興趣并且預算允許的同學，可以買個三星V-NAND固態硬盤玩玩，你會很驚艷的！ |
|
|
