|
填充單元(filler cell): 它是用來填充I/O單元和I/O單元之間的間隙。對于標準單元則同樣有標準填充單元(filler cell) 它也是單元庫中定義的與邏輯無關的填充物，它的作用主要是把擴散層連接起來滿足DRC規則和設計需要， 并形成電源線和地線軌道(power rails) 電壓鉗位單元tie cell 數字電路中某些信號端口，或閑置信號端口需要鉗位在固定的邏輯電平上，電壓鉗位單元按邏輯功能要求把這些鉗位 信號通過鉗高單元(tie-high)與Vdd相連，或通過鉗低單元(tie-low)與Vss相連使維持在確定的電位上。電壓鉗位單元還起到隔離普通信號的特護信號(Vdd，Vss) 的作用，在作LVS分析或形式驗證(formal verification)時不致引起邏輯混亂。 二極管單元 為避免芯片加工過程中的天線效應導致器件柵氧擊穿，通常布線完成后需要在違反天線規則的柵輸入端加入反偏二極管，這些二極管可以把加工過程中金屬層積累的電荷釋放到地端以避免器件失效。 去耦單元decap: 當電路中大量單元同時翻轉時會導致充放電瞬間電流增大，使得電路動態供電電壓下降或地線電壓升高，引起動態電壓降(IR-drop) 為避免動態電壓降對電路性能的影響，通常在電源和地線之間放置由MOS管構成的電容，這種電容被稱為去耦電容或去耦單元(decap cell) 他的作用是在瞬態電流增大，電壓下降時電路補充電流以保持電源和地線這之間的電壓穩定，防止電源線的電壓降和地線電壓的升高。去耦單元是與邏輯無關的附加單元 時鐘緩沖單元clock buffer/inverter: 時序電路設計的一個關鍵問題是對時鐘樹的設計，芯片中的時鐘信號需要傳送到電路中的所有時序單元。為了保證時鐘沿到達各個觸發器的時間偏差 (skew)盡可能地小，需要插入時鐘緩沖器減小負載和平衡延時，在標準單元庫中專門設計了供時鐘樹選用的時鐘緩沖單元(clock buffer)和時鐘反向器單元(clock inverter) 時鐘樹綜合工具根據指定的時鐘緩沖單元去自動構建滿足時序要求的時鐘網絡。時鐘緩沖單元是專用的邏輯單元 延時緩沖單元buffer 延時緩沖單元的作用與時鐘緩沖單元相類似，它是為了調解電路中的一些路徑的延時以符合時序電路的要求而設計。例如：在同步電路設計中通常采用添加 延時緩沖單元的方法來保證復位信號到達各個觸發器的時間相同。避免因復位信號不一致而導致系統邏輯的混亂 阱連接單元(well-tap cell) 阱連接單元屬純物理單元，沒有任何邏輯功能和時序約束，主要用于限制電源或地與襯底之間的電阻大小，減小閂鎖效應。它是近年來在130nm或更加先進的工藝低功耗設計中新增加的一種特殊單元。 電壓轉換單元 (level shifter) 電壓轉換單元(level shifter)是近年來在90nm或更加先進的低功耗設計中新增加的一種特殊單元，用于低功耗多供電電壓設計中芯片不同電壓域模塊之間信號電壓轉換。種類包括低到高、高到低以及雙向電壓轉換三種，一般低到高電壓轉換單元有高電壓和低電壓兩個供電端口，此外該單元放置在電壓域的邊處。 隔離單元(isolation) 隔離單元專門用于低功耗設計，它可以和上述的電平轉換單元結合在一起，做成具有雙重功能的單元 開關單元 開關單元專門用于低功耗的，有精細結構和粗制結構兩種，前者目前較少用，形狀上有環狀和柱狀兩種。環狀開關單元由SRPG單元來實現，柱狀開關單元可以用門控單元實現。
|
|
|
