IN2REG group 的時序分析

針對 IN2REG 的 timing group，其 timing 模型是假設 input pin 外面有一個虛擬的reg（如圖中的 reg1），這個虛擬reg的 clock 是 virtual clock （sdc 中創建的），然后就可以套用 reg2reg 的模型來分析了。

但是這樣有個問題，tool 無法計算 virtual clock 的latency（即圖中的T4），需要根據real clock 的latency T5 來手動計算，而且不同 corner 下的 latency 都不一樣，需要計算多次，太麻煩。

對于這個問題，可以設置 reference pin ，找出 IN2REG 中的REG 的clock，選取這個clock 的某一個 sink 點（如圖中的 reg3 的 ck pin）作為reference pin，然后計算虛擬 reg 的 clock latency 時，就是用這個reference pin 作為 clock sink 點來計算的（就是用T3 替代 T1）

所以設置 reference pin 之后，在timing report 中，IN2REG 的timing path 中的 launch path 就是：T3 ->T1 -> T2，latch path 是 T5