|
更改倍頻很簡單，就是通過PLL CLOCK MULTIPLIER完成。我們從頭來看一下。 主板上有好幾個晶振，其中最重要的就是XTAL：  編輯 它提供了基準的24MHz頻率。它接入南橋PCH的嵌入式時鐘控制器ICC（Integrated Clock Control），經過其中的PLL和差分器，輸出100MHz的時鐘信號CLKOUT_CPUBCLK_PIN：  編輯 大黑框里面就是ICC 這個CLKOUT_CPUBCLK_PIN就是大名鼎鼎的BCLK：  編輯 注意我選擇的是不支持超頻的Standard Profile，如果是想要超頻，需要BIOS選擇Overclock profile：  編輯 BIOS可以通過調節BCLK PLL來調整輸出給CPU的BCLK，可以以1MHz的步進進行調節。這些資料來源于PCH Z270的芯片手冊(datasheet）[1]。 BCLK也叫做基頻（Base Clock，BCLK），它像雪山上留下的第一股泉水，從南橋流出，匯入CPU，從此不斷分叉，滋養了其中大多數IP，如內核、核顯，也包括今天的主角CPU Cores：  編輯 它是基準頻率，其他的頻率都是在它的基礎上變換出來的：  編輯 CPU中的各個器件并不是工作在100MHz上，各個IP有自己的倍頻（Multiplier)自己服務。例如CPU內核的頻率就是這樣計算的： CPU主頻 = 基頻BCLK × 倍頻 舉個例子，標稱3.5GHz的CPU，它的基頻是100MHz，內核的倍頻是35，算下來就是 100 × 35 = 3500MHz=3.5GHz 十分簡單，是不是？ 這個倍頻器（Multiplier)又是誰來操作，怎么操作的呢？ 倍頻器（Multiplier)  編輯 舉個PLL Clock Multiplier的例子：501A .它的原理很簡單，就是通過S0，S1兩個pin腳來控制輸出clock對輸入clock的倍數，如下圖紅框部分：  編輯 來源：參考資料1 引腳圖如下：  編輯 S0和S1有三種狀態：高，低和懸空（Float），輸出倍數的真值表如下：  編輯 從中可以看到501A可以最大變頻12倍。當然CPU中并沒有用501A，但原理類似，通過控制S0和S1，我們就可以控制倍數關系。在芯片中CPU內核時鐘域的倍頻器也是由PLL組成。它的控制者就是CPU的主頻管家：PCU，關于它，可以參考我的這篇文章：CPU中的電源管家：PCU PCU通過類似控制S0/S1的方式，控制內核PLL倍頻器，來操作倍頻。 |
|
|
