超好用耶！Allegro結(jié)合Simbeor實(shí)現(xiàn)信號(hào)完整性自動(dòng)化分析

如今，所有的信號(hào)協(xié)議如：PCle、DDR、GDDR、以太網(wǎng)、USB、SAS、InfiniBand、CEI、OIF......的數(shù)據(jù)傳輸速率都在不斷提高。大多數(shù)高速信令標(biāo)準(zhǔn)具有6Gbps（GT/s）以上的單通道數(shù)據(jù)速率，有些高達(dá)112Gbps，信號(hào)頻譜已經(jīng)進(jìn)入到了微波甚至毫米波范圍。設(shè)計(jì)符合這些數(shù)據(jù)傳輸速率的互連線不能簡(jiǎn)單地依賴于傳統(tǒng)的布局布線DRC規(guī)則檢查或經(jīng)驗(yàn)法則。反射、損耗和串?dāng)_造成的信號(hào)失真會(huì)導(dǎo)致互連性能下降甚至失效。為了避免這種情況，需要進(jìn)行信號(hào)完整性、一致性分析和可能的互連優(yōu)化。而 Simberian 的 Simbeor 軟件正是這方面的理想工具。

Simbeor 是先進(jìn)的 PCB 和封裝互連三維電磁分析軟件，它可用于布局前設(shè)計(jì)（疊層規(guī)劃、高速過孔設(shè)計(jì)）和布局后互連合規(guī)性分析和優(yōu)化。Simbeor通過使用高階算法進(jìn)行三維全波分析、基準(zhǔn)測(cè)試和實(shí)驗(yàn)驗(yàn)證，可確保模型的精確性，是實(shí)現(xiàn)PCB 設(shè)計(jì)一板即成功的利器。最重要的是，Simbeor 能讓您以相對(duì)較低的成本輕松解決電磁信號(hào)完整性問題。

Simbeor推出的 SI Compliance Analyzer的信號(hào)完整性合規(guī)性檢查工具簡(jiǎn)單易用，您不需要是信號(hào)完整性方面的專家，也不需要擁有電磁學(xué)方面的專業(yè)知識(shí)就能使用它。不僅適用于 SI 工程師，也適用于任何 PCB 設(shè)計(jì)人員，其易用性是其他信號(hào)完整性仿真工具無(wú)法比擬的。

SI Compliance Analyzer 可通過基于仿真的電氣規(guī)則檢查 (ERC)、基本信號(hào)完整性分析（Fast SI）和高級(jí) 3D EM 信號(hào)完整性分析（3D SI）進(jìn)行快速、一致的布局后信號(hào)完整性驗(yàn)證。基本上，SI Compliance Analyzer 是所有互連驗(yàn)證和合規(guī)性分析任務(wù)的一站式解決方案。

電氣規(guī)則檢查 (ERC)：使用二維準(zhǔn)靜態(tài)場(chǎng)求解器 Simbeor SFS 求解走線和元件焊盤以及過孔的快速電磁模型，查找并定位信號(hào)參考平面完整性違規(guī)、阻抗連續(xù)性違規(guī)和可能的串?dāng)_噪聲。該模式可在幾分之一秒內(nèi)對(duì)鏈路進(jìn)行交互式分析，也可對(duì)數(shù)千個(gè)鏈路進(jìn)行自動(dòng)化分析。它使所有傳統(tǒng)的基于幾何的規(guī)則檢查程序變得過時(shí)和不必要。

Fast SI：使用二維準(zhǔn)靜態(tài)場(chǎng)求解器 Simbeor SFS 進(jìn)行走線和焊盤、過孔的快速電磁模型和精確分解，對(duì)相對(duì)慢速信號(hào)（<10 Gpbs，>100 ps 上升時(shí)間）的串?dāng)_噪聲、損耗、延遲和偏斜進(jìn)行基本信號(hào)完整性分析，或?qū)Ω咚冁溌愤M(jìn)行初步分析。它可在數(shù)秒內(nèi)對(duì)鏈路進(jìn)行交互式分析，也可對(duì)數(shù)百個(gè)鏈路進(jìn)行實(shí)時(shí)自動(dòng)化分析。

3D SI：使用二維準(zhǔn)靜態(tài)場(chǎng)求解器 Simbeor SFS 或三維電磁求解器求解走線，使用三維電磁求解器（Simbeor 3DML 或 3DTF）求解過孔、元件焊盤和其他不連續(xù)因素，并對(duì) PCB/封裝互連器件的高級(jí)信號(hào)完整性分析進(jìn)行精確分解（數(shù)據(jù)傳輸速率不受限制，精度取決于幾何形狀、材料和鏈接定位）。它可在幾分鐘內(nèi)對(duì)鏈路進(jìn)行交互式分析，也可對(duì)數(shù)百個(gè)鏈路進(jìn)行實(shí)時(shí)自動(dòng)化分析。

以上三種分析模式都旨在驗(yàn)證互連是否符合特定信號(hào)標(biāo)準(zhǔn)，并在違反合規(guī)性指標(biāo)時(shí)快速找到故障原因。

《PCB 設(shè)計(jì) 一板即成功專欄》目前已經(jīng)更新到了對(duì)應(yīng)于Simberian官方2024年07月16號(hào)發(fā)布的最新版本的Simbeor THz 2024.01 個(gè)人學(xué)習(xí)版 v1.0.1版本。訂閱了專欄的同學(xué)可以通過下邊的鏈接進(jìn)行下載：

https://www./courses/right-the-first-time-for-high-speed-pcb-design/lesson/simbeor-introduction-and-download/

Simbeor 的 SI Compliance Analyzer 功能很好用，但畢竟Simbeor是一款獨(dú)立的軟件，要進(jìn)行SI合規(guī)性分析，我們需要將設(shè)計(jì)文件手動(dòng)導(dǎo)入到Simbeor中，然后選擇相應(yīng)的關(guān)鍵網(wǎng)絡(luò)進(jìn)行分析，當(dāng)然分析的結(jié)果也是獨(dú)立顯示的，不能與Allegro進(jìn)行交互，對(duì)于問題點(diǎn)的定位來(lái)說(shuō)不夠直接，我們通常希望在PCB設(shè)計(jì)軟件中直接顯示問題點(diǎn)以便于走線的確認(rèn)和優(yōu)化操作。

為了使得Allegro可以和Simbeor進(jìn)行數(shù)據(jù)交互實(shí)現(xiàn)信號(hào)完整性仿真自動(dòng)化，《PCB 設(shè)計(jì)一板即成功專欄》為此開發(fā)了Aligou Simbeor Automation的自動(dòng)化仿真工具，使得Allegro可以結(jié)合Simbeor實(shí)現(xiàn)信號(hào)完整性仿真自動(dòng)化檢查。

啟動(dòng) Aligou Simbeor Automation

安裝了最新發(fā)布的 AligouSkill_v1.0.5 的安裝包之后，會(huì)在Allegro主界面的菜單欄里添加一項(xiàng)新的子菜單項(xiàng)目”AligouSkill\SI PI EMC Analysis\Simbeor'，可以直接啟動(dòng) Aligou Simbeor Automation 程序。

操作示例

完美的數(shù)字互連是在信號(hào)帶寬上具有恒定特征阻抗和相位延遲的無(wú)損傳輸線以及與特征阻抗匹配的端接電阻器。在這種互連中，發(fā)射端發(fā)送的信號(hào)將穩(wěn)定地傳遞到接收端，沒有比特率的限制。但是，如此理想的傳輸線只是想象和理論上的；真實(shí)世界的物理學(xué)不允許這樣。為了高速數(shù)字信號(hào)可靠地傳輸，必須構(gòu)建互連模型進(jìn)行分析。

Simbeor的ERC模式下的參考完整性分析可檢查所有參考導(dǎo)體和縫合通孔以及通孔局部化回流路徑。基本上，它是對(duì)當(dāng)前回流路徑的分析。

以下是開放計(jì)算項(xiàng)目（Open Computing Project ，簡(jiǎn)稱OCP）PCB上所有DDR數(shù)據(jù)鏈路的參考完整性分析案例。

在Aligou Simbeor Automation中瀏覽選擇需要分析的網(wǎng)絡(luò)

可以創(chuàng)建多個(gè)分析計(jì)劃一次進(jìn)行多個(gè)指標(biāo)的分析，比如DDR的ERC分析、PCIE總線的3D SI分析等

DDR5信號(hào)的ERC分析

針對(duì)DDR5數(shù)據(jù)速率6.4 GT/s進(jìn)行分析，并揭示了上圖右側(cè)標(biāo)有紅色停止標(biāo)志網(wǎng)中的一些問題（嚴(yán)重違反參考完整性）。

一些走線通過最近參考平面的分裂處，而一些通孔是非局部化返回路徑的（Nyquist頻率下開始泄漏能量）。在進(jìn)行任何其他類型的分析之前，必須解決布局中嚴(yán)重的參考完整性違規(guī)問題——這是當(dāng)務(wù)之急。

阻抗分析顯示 BGA 扇出如何改變走線的阻抗

ERC模式下的阻抗連續(xù)性分析可用于快速檢查互連阻抗，包括通孔和焊盤。

PCIE 5.0 傳輸通道分析

分析是在以32GT/s運(yùn)行的PCIe 5.0信號(hào)的Nyquist頻率下進(jìn)行的。目標(biāo)差分阻抗為100歐姆，可以看到鏈路在阻抗違規(guī)如何影響信號(hào)傳輸方面進(jìn)行改進(jìn)。在3D SI分析模式（或用于較低數(shù)據(jù)速率的Fast SI）中對(duì)反射的分析可以回答這個(gè)問題。此時(shí)使用精確的3D SI模型來(lái)計(jì)算回波損耗（Return Loss RL）并進(jìn)行TDR分析。

回波損耗超過規(guī)范限值

在Aligou Simbeor Automation快速定位到問題點(diǎn)并進(jìn)行走線優(yōu)化

預(yù)告：在Simbeor中優(yōu)化的焊盤和過孔同步到Allegro中更新現(xiàn)有的PCB設(shè)計(jì)的功能還在開發(fā)中，會(huì)在接下來(lái)的更新版本中實(shí)現(xiàn)。

對(duì)于選定的鏈路，Simbeor可找到所有可能的攻擊鏈路，并評(píng)估以mV為單位的走線到走線和焊盤到焊盤的耦合（可以是dB或%），假設(shè)1 V激勵(lì)具有信號(hào)指定的上升時(shí)間。Simbeor可消除所有類型的幾何鄰近規(guī)則。

為了評(píng)估串?dāng)_的系統(tǒng)級(jí)影響，可以使用快速 SI或3D SI分析模式。快速 SI模式包括走線和焊盤之間的串?dāng)_， 3D SI可選擇增加通孔之間的串?dāng)_評(píng)估。可以在頻域（PSXT、ICR、ICN、MDXT）和時(shí)域（階躍、脈沖串?dāng)_或具有串?dāng)_的眼圖）中進(jìn)行分析，如下圖所示。

在Aligou Simbeor Automation中快速定位串?dāng)_的相關(guān)布線

常見問題

Simbeor需要調(diào)用Cadence安裝路徑下的extracta.exe來(lái)實(shí)現(xiàn).brd文件的數(shù)據(jù)抽取，但Simbeor并不是讀取操作系統(tǒng)的環(huán)境變量來(lái)獲取extracta.exe的程序路徑，而是通過C:\ProgramData\Simberian\Simbeor\Simbeor 2024 Options.xml 的配置文件來(lái)指定。

用文本編輯工具打開該文件，搜索關(guān)鍵字LastUsedExtractaPath，然后輸入對(duì)應(yīng)版本的extracta.exe的程序路徑然后保存修改。

同時(shí)還需要注意的是，低版本的extracta.exe無(wú)法提取高版本的Allegro .brd格式文件，比如在Simbeor 2024 Options.xml 的配置文件中指定的是SPB_16.6的路徑，但如果分析的是比16.6更高版本的.brd文件則會(huì)導(dǎo)入失敗，所以如果您電腦里同時(shí)安裝了多個(gè)版本的Allegro，則在Simbeor 2024 Options.xml 的配置文件中指定高版本的extracta.exe路徑。

但還要注意的另一個(gè)問題是23.1版本不能直接打開16.6的allegro設(shè)計(jì)文件，建議是將16.6的.brd文件另存為23.1的版本格式然后在23.1的allegro中啟動(dòng)分析，亦或者是修改Simbeor 2024 Options.xml 的配置文件指定16.6版本的extracta.exe路徑并在16.6版本的allegro中啟動(dòng)分析。

專欄接下來(lái)會(huì)更新PCB板材和傳輸線相關(guān)的內(nèi)容，會(huì)更多地結(jié)合使用Simbeor仿真軟件進(jìn)行講解，目前Simbeor仿真軟件的個(gè)人學(xué)習(xí)版已經(jīng)更新到了專欄中，有需要的同學(xué)可登錄專欄免費(fèi)獲取安裝包。

Simbeor個(gè)人學(xué)習(xí)版的安裝包下載鏈接：

https://www./courses/right-the-first-time-for-high-speed-pcb-design/lesson/simbeor-introduction-and-download/

Aligou Simbeor Automation 集成在了AligouSkill V1.0.5版本的安裝包中，如果之前安裝了AligouSkill，需要卸載舊版本然后重新安裝AligouSkill V1.0.5版本

AligouSkill V1.0.5版本的下載鏈接：

https://www./courses/right-the-first-time-for-high-speed-pcb-design/lesson/aligouskill-download/