這兩條數(shù)據(jù)的輸出采樣率 Fs≈66.7 Hz，奈奎斯特僅≈33.3 Hz，無法評(píng)估 400 Hz 帶寬內(nèi)的表現(xiàn)（我也據(jù)此沒有給出 350–450 Hz 的帶內(nèi) RMS；主導(dǎo)離散譜線（頻率 Hz，幅度 nV/√Hz）Sheet3.Sheet3 / Sheet4 原始 PSD：在 16.7 Hz 和 33 Hz 有非常明顯的尖峰，幅度比白噪平臺(tái)高出 2–3 個(gè)數(shù)量級(jí)，它們正是 RMS 噪聲的主導(dǎo)。Sheet6：16.8 Hz ≈ 4.6×10^3 nV/√Hz（但整體 RMS 仍比供電狀態(tài)小幾十倍）陷波濾波后（16.7 Hz &33 Hz）

// 電壓緩沖區(qū)uint16_t Vout_Buffer[ADC_SAMPLE_SIZE]; // 電流輸出緩沖區(qū)uint16_t V12V_Buffer[ADC_SAMPLE_SIZE]; // 基準(zhǔn)電壓緩沖區(qū)uint16_t Vref_Buffer[ADC_SAMPLE_SIZE]; // 參考電壓緩沖區(qū)uint16_t NTC_Buffer[ADC_SAMPLE_SIZE]; // NTC溫度緩沖區(qū)uint16_t MCUTs_Buffer[ADC_SAMPLE_SIZE]; // MCU溫度緩沖區(qū)NTC 溫度查找表。BTIM1定時(shí)器中斷 - BTIM1_IRQHandler.if (BTIM_GetITStatus(CW_BTIM1, BTIM_IT_UPDATE))

全網(wǎng)最詳細(xì)NPLC算法解讀（含與SINC3濾波器對(duì)比）直流讀數(shù)速率（READING RATE, DC）與 NPLC 一一對(duì)應(yīng)（50 Hz 電網(wǎng)時(shí)）：這與我們下面講的 NPLC=整數(shù)×工頻周期 的“定時(shí)積分陷波”完全一致：NPLC≥1 時(shí)在 50/60 Hz 及鄰域有強(qiáng)抑制；趨勢(shì)：NPLC 小時(shí)噪聲很大，NPLC≥1 之后迅速收斂到亞微伏級(jí)：NPLC 的窗口積分 剛好是“強(qiáng)行對(duì)齊”到電網(wǎng)周期，從而在 50 Hz/60 Hz 點(diǎn)形成陷波，這是 ADC 內(nèi)部 sinc 濾波做不到的。NPLC=1 ?整數(shù) NPLC：

控制器根據(jù) 模式判別邏輯（VIN/VOUT 比值）來決定在這個(gè)周期是執(zhí)行 Buck 型導(dǎo)通序列、Boost 型序列，還是 Buck-Boost 混合序列。左邊 (綠色塊)：Buck 模式（VIN >>VOUT），僅 SWA+SWB 開關(guān)，SWC 關(guān)斷，SWD 導(dǎo)通。右邊 (藍(lán)色塊)：Boost 模式（VIN <<VOUT），僅 SWC+SWD 開關(guān)，SWA 導(dǎo)通，SWB 關(guān)斷。下方 (紅色塊)：Buck-Boost 模式（VIN ≈ VOUT），四管交替導(dǎo)通，順序?yàn)?SWA+SWD → SWA+SWC → SWA+SWD → SWB+SWD。

ADALM2000實(shí)現(xiàn)雙電壓追蹤+頻譜分析儀。總結(jié)來說，跟蹤模式 主要用于在用戶調(diào)整正電壓時(shí)，自動(dòng)同步調(diào)整負(fù)電壓，從而確保兩者之間的電壓關(guān)系準(zhǔn)確無誤，適用于需要正負(fù)對(duì)稱電壓的測(cè)試場(chǎng)景。頻譜分析儀通過對(duì)信號(hào)進(jìn)行傅里葉變換，分解出信號(hào)中的 頻率成分 和 幅度，并將其顯示在 頻譜圖 中。信號(hào)被捕獲后，頻譜分析儀使用 快速傅里葉變換（FFT） 算法來計(jì)算信號(hào)的 頻譜。經(jīng)過 FFT 計(jì)算后，頻譜分析儀將結(jié)果顯示為 頻譜圖。

如此高的偏置電流使輸入晶體管的熱噪聲和射極電阻噪聲大幅降低，達(dá)到不足1 nV/√Hz的電壓噪聲水平（其噪聲電壓甚至低于50 Ω電阻的熱噪聲。然而，根據(jù)雙極管噪聲原理，電壓噪聲與電流的平方根成反比，而電流噪聲則與電流的平方根成正比；總體來說，LT1007在噪聲、電流和帶寬上折中平衡，電壓噪聲三倍于LT1028而電流噪聲只有其約1/3，因此在中等源阻（幾千歐）情況下總體噪聲表現(xiàn)可能優(yōu)于LT1028。

圖“Electrode Re with ADC Rin || Cin”把 ADC 端建模為 Rin // Cin（Cin=20 pF），電極阻抗 Re 串聯(lián)。# 繪圖plt.figure(figsize=(8,6))plt.semilogx(Re_values, 20*np.log10(A_high), label="Rin = 1 GΩ (ADS1299)", linewidth=2)plt.semilogx(Re_values, 20*np.log10(A_mid), label="Rin = 10 MΩ", linewidth=2)plt.semilogx(Re_values, 20*np.log10(A_low), label="Rin = 100 kΩ", linewidth=2)

為什么 Σ-Δ ADC（SD-ADC）里 sinc3 濾波器常用于 50/60 Hz 抑制 ？# 圖1：R 選擇用于 50 Hz 抑制plt.figure()plt.plot(f, H50_db)plt.axvline(50.0, linestyle=''''''''--'''''''')plt.title(f"sinc^3 抽取響應(yīng)（R≈{R_50}, ODR≈{ODR_A:.2f} S/s）：50 Hz 處出現(xiàn)深陷")plt.xlabel("Frequency (Hz)")plt.ylabel("Magnitude (dB)")plt.ylim([-140, 5])plt.xlim([0, 500])plt.grid(True)plt.show()

AD7606C的勁敵（18bit 8 通道 同步采樣 ADC）CM2248 / AD7606 / CM2268 / AD7606C-16 → 16 bit.CM2368 → 93.5 dB（優(yōu)于 AD7606C-18 的 91.5 dB）→ CM 系列在 信噪比指標(biāo)上略優(yōu)于 AD7606 系列，每檔大概高 2 dB 左右。CM2368：175 mW vs AD7606C-18：245 mW（低很多）→ CM 系列在高速版本的功耗控制明顯優(yōu)于 AD7606C 系列。高速 1MSPS 檔：CM2268 / CM2368 功耗 顯著低 (175mW vs 245mW)，比 AD7606C 節(jié)省約 70mW.

30多年過去了, 該器依然是市面上低頻條件下電壓 噪聲最低的運(yùn)放,其在1kHz時(shí)的輸入 電壓噪聲密度為0.85V/√Hz, 在0.1 ~10Hz時(shí)的輸入電壓噪聲為35V po 直到今年,一款新型放大器LT6018 才對(duì)LT1028的地位提出了挑戰(zhàn)。中高阻抗源 (10 kΩ–1 MΩ) → LT6018 更有優(yōu)勢(shì)，由于電流噪聲更低，總噪聲曲線比 LT1028 更平緩。極高阻抗 (>1 MΩ) → LT1028 的電流噪聲貢獻(xiàn)迅速放大，噪聲顯著高于 LT6018。低阻抗：LT1028/LT1128 最優(yōu)；

使用方法：1. 確保PPK2設(shè)備已連接到電腦2. 修改SERIAL_PORT為實(shí)際的串口設(shè)備路徑3. 運(yùn)行腳本：python ppk2_minimal_demo.py"""# 添加電流閾值觸發(fā)功能class CurrentTrigger: def __init__(self, threshold_ua=10.0): self.threshold = threshold_ua self.triggered = False def check_trigger(self, current_ua): if current_ua >self.threshold and not self.triggered: print(f"觸發(fā)！

class ManagedSession: """資源管理的會(huì)話類""" def __init__(self, **kwargs): self.session = None self.kwargs = kwargs def __enter__(self): self.session = Session(**self.kwargs) return self.session def __exit__(self, exc_type, exc_val, exc_tb): if self.session: self.session._close() return False.

// TC0通道2配置為波形生成模式tc_init(TC0, 2, TC_CMR_TCCLKS_TIMER_CLOCK1 | TC_CMR_WAVSEL_UP_RC | TC_CMR_WAVE | TC_CMR_ACPA_SET | TC_CMR_ACPC_CLEAR);// 使能RC比較中斷tc_enable_interrupt(TC0, 2, TC_IER_CPCS);NVIC_SetPriority(TC2_IRQn, 0); // 最高優(yōu)先級(jí)NVIC_EnableIRQ(TC2_IRQn);main() - 主函數(shù)分析。電壓1通道ADC配置。# 測(cè)試內(nèi)容- SPI時(shí)鐘頻率驗(yàn)證- ADC/DAC通信測(cè)試- SPI數(shù)據(jù)完整性- 時(shí)序參數(shù)測(cè)試。

ADC0 ENOB：例如 30–7813 SPS、PGA=1–128 的 ENOB 均列出；:contentReference[oaicite:0]{index=0} :contentReference[oaicite:1]{index=1} */ /* 2) 參考與PGA配置：雙極性、參考=VREF+/VREF?、PGA=64×（不旁路PGA） */ CONFIGURATION_1 = CFG_BIPOLAR | (CFG_REFSEL_VREFP_VREFM <<CFG_REFSEL_SHIFT) | (CFG_PGA_64 <<CFG_PGA_SHIFT); /* 出處：BIPOLAR、REF_SEL、PGA 位定義，1×..128×枚舉；

RMS 噪聲和 ENOB 數(shù)據(jù)表（典型 ADC0 在 25 SPS + PGA128 時(shí)噪聲低至 ~0.084 μV rms）總結(jié)一下：LH32M0G3XX 本質(zhì)上是一個(gè) 集成高精度 ADC/DAC + Cortex-M0+ MCU 的單芯片數(shù)據(jù)采集 SoC。手冊(cè)提供了 ADC0 / ADC1 的 RMS 噪聲數(shù)據(jù)，覆蓋不同采樣速率（2.5 SPS – 7.8 kSPS）和不同 PGA 增益（1–128）。50 SPS，PGA=1 時(shí)噪聲 ~1.04 μV RMS.LH32M0G3XX：把 ADC + DAC + 激勵(lì)電流源 + Cortex-M0+ MCU 集成，整體 BOM 更小、成本更低。

=== Output Files ===Raw data: analysis_results\csv_data\device_0_raw_data_20250823_110101.csvAnalysis results: analysis_results\csv_data\device_0_analysis_20250823_110101.csvAnalysis charts: analysis_results\plots\device_0_analysis_20250823_110101.pngPDF report: analysis_results\reports\device_0_report_20250823_110101.pdf.

低噪聲：0.77 μV (0.1Hz–10Hz)# 由目標(biāo)約束進(jìn)行擬合：匹配 1k/10k 噪聲密度 + 0.1–10Hz ppdef objective(x): en_w, fk1, fk2 = x # 密度誤差（對(duì)數(shù)域相對(duì)誤差） e1 = np.log(en_model(np.array([1e3]), en_w, fk1, fk2)[0]/en_1k) e2 = np.log(en_model(np.array([1e4]), en_w, fk1, fk2)[0]/en_10k) # 0.1-10Hz RMS -> pp 近似關(guān)系：pp ≈ K * rms # 低頻 1/f 噪聲下，K 可在 6~8 之間變化；

通過 FPGA 的 GPIO 線控：調(diào)用 rpc::fpga::toggle_mcu_gpio(mcu)，由 FPGA 去拉低/拉高該 MCU 的復(fù)位腳或電源門控腳，實(shí)現(xiàn)物理層“硬復(fù)位”。esp_err_t rpc::mcu::send_command(uint8_t mcu, uint16_t command, const uint8_t* req, uint8_t req_size, uint8_t* resp, uint8_t* resp_size);toggle_mcu_gpio(uint8_t mcu)：讓 FPGA 翻轉(zhuǎn)對(duì)應(yīng) MCU 的復(fù)位/控制 GPIO（寄存器 TOGGLE_SW3566_IO2）。esp_err_t boot(uint8_t mcu);

功率衰減和能量積累。QC5/QC4+/QC3+/QC2.0.把多顆 SW3538 串在同一輸入母線（同一電池/適配器）上，再用 MCU 讀它們的測(cè)量值并實(shí)時(shí)改寫功率/電流配置，就能實(shí)現(xiàn)“全程監(jiān)控 + 多口功率無極（細(xì)粒度）調(diào)節(jié)”，從而復(fù)現(xiàn)“AI 小電拼”那類動(dòng)態(tài)分配效果。系統(tǒng)功率可被 MCU 接管：把“系統(tǒng)功率來源”切到寄存器模式（0x115[4]=0），再用 0x12A 寫 20 V 檔電流即可定義整機(jī)功率上限（P=20 V×I），等價(jià)于給這顆芯片動(dòng)態(tài)分配“功率預(yù)算”。

手冊(cè)還給了不同速率下的 噪聲/無噪聲分辨率/ENOB（DRATE=00 到 11），例如在固定通道模式 1953 SPS → 2.8 μV.這些基線值來自手冊(cè)表格（含 ODR 與 RMS 噪聲、ENOB），并依據(jù)手冊(cè)說明 Chop=1 → ODR÷2、噪聲÷1.4 計(jì)算得到 Chop 開啟后的新數(shù)值；結(jié)果：ODR≈976 SPS，Noise≈2.0 μV_rms，ENOB≈22.06 bit，無噪聲分辨率≈19.34 bit.結(jié)果：ODR≈3.91 kSPS，Noise≈3.21 μV_rms，ENOB≈21.37 bit，無噪聲分辨率≈18.65 bit.