|
半導(dǎo)體發(fā)展至今，無論是從材料，結(jié)構(gòu)，加工技術(shù)模型等方面都發(fā)生了很多的改進(jìn)，半導(dǎo)體器件的尺寸在不斷地縮小，集成度也在不斷提升。工藝制程從90nm、65nm、45nm、32nm、22nm、14nm、10nm、到現(xiàn)在的7nm，5nm, 3nm。隨著集成度的要求，器件尺寸在變小，相應(yīng)的也會出現(xiàn)各種問題，如短溝道效應(yīng)(DIBL、遷移率退化等)、柵極漏電增大、柵控能力下降等諸多問題，于是大家不斷地從材料、結(jié)構(gòu)、工藝這三個方面尋找方法，為下一代的工藝制程提供方案。每次材料、工藝結(jié)構(gòu)的改變，對器件模型來講都是一次挑戰(zhàn)，器件模型開發(fā)工程師們需要開發(fā)新的模型來表征新材料，新結(jié)構(gòu)，新工藝下的器件特性。 
材料方面：
第一代半導(dǎo)體是“元素半導(dǎo)體”。20世紀(jì)50年代以來,以硅(Si)、鍺(Ge)為代的第一代半導(dǎo)體材料的出現(xiàn),取代了笨重的電子管,讓以集成電路為核心的微電子工業(yè)的發(fā)展和整個IT產(chǎn)業(yè)的飛躍。然而由于硅材料的帶隙較窄、電子遷移率和擊穿電場較低等原因,硅材料在光電子領(lǐng)域和高頻高功率器件方面的應(yīng)用受到諸多限制。因此,以砷化鎵(GaAs)為代表的第二代半導(dǎo)體材料開始嶄露頭角,使半導(dǎo)體材料的應(yīng)用進(jìn)入光電子領(lǐng)域,尤其是在紅外激光器和高亮度的紅光二極管方面，應(yīng)用于毫米波器件、衛(wèi)星通訊、移動通訊和GPS導(dǎo)航等領(lǐng)域。在第二代半導(dǎo)體材料的基礎(chǔ)上,人們希望半導(dǎo)體元器件具備耐高壓、耐高溫、大功率、抗輻射、導(dǎo)電性能更強(qiáng)、工作速度更快、工作損耗更低特性,第三代半導(dǎo)體材料也正是基于這些特性而誕生。第三代半導(dǎo)體材料以碳化硅、氮化鎵等為代表，因其具備高擊穿電場、高熱導(dǎo)率、高電子飽和速率及抗輻射能力等優(yōu)異性能，適用于制作高溫、高頻、抗輻射及大功率器件，可大幅提升能源轉(zhuǎn)換效率，降低系統(tǒng)成本。工藝結(jié)構(gòu)方面： 為了延續(xù)傳統(tǒng)平面型晶體管制造技術(shù)的壽命，彌補(bǔ)關(guān)鍵尺寸縮小給傳統(tǒng)平面型晶體管帶來的負(fù)面效應(yīng)，業(yè)界研究出了很多能夠改善傳統(tǒng)平面型晶體管性能的技術(shù)。下面就業(yè)界常用的技術(shù)做一些介紹：應(yīng)變硅技術(shù)：晶體管尺寸變小帶來了垂直電場引起的遷移率劣化。有許多方法來增強(qiáng)晶體管的性能和移動性。如圖1（應(yīng)變硅技術(shù)）所示，應(yīng)變硅技術(shù)就是使用各種手段，物理地拉伸或壓縮硅晶體，進(jìn)而增加載流子（電子/空穴）遷移率并增強(qiáng)晶體管的性能。 HKMG技術(shù)：SiO2電介質(zhì)的厚度應(yīng)與其通道長度成正比，如果氧化物厚度隨尺寸進(jìn)一步降低，柵極泄漏將增加到不可接受的水平。因此選擇具有高介電常數(shù)（K）的介電材料，以增加氧化物電容，成不錯的解決方案。HKMG是以 High-K 絕緣層替代傳統(tǒng)的 SiO2氧化層，并以金屬材料柵極替換舊有的硅材料柵極的一項技術(shù)，這項技術(shù)主要有助于晶體管開關(guān)速度的提升，并可減小柵極的漏電流。 SOI（絕緣體上硅）技術(shù)：與傳統(tǒng)MOS結(jié)構(gòu)相比，SOI MOS結(jié)構(gòu)（圖1 SOI技術(shù)，PDSOI, FDSOI）的主要區(qū)別在于：SOI器件具有掩埋氧化層（BOX層），其將基體與襯底隔離。掩埋氧化層的基本思想是減少寄生結(jié)電容。寄生電容越小，晶體管工作越快。胡正明教授及其團(tuán)隊于2000年提出了UTB-SOI（FD SOI）。由于有BOX層，不存在遠(yuǎn)離柵極的泄漏路徑，這會導(dǎo)致更低的功耗。因此特別適合移動和消費(fèi)級多媒體應(yīng)用。缺點：PDSOI的浮體電壓導(dǎo)致閾值電壓不穩(wěn)定；隔離導(dǎo)致自熱問題。 FinFET技術(shù)：隨著設(shè)備尺寸的縮小，在較低的技術(shù)節(jié)點，例如22nm，短溝道效應(yīng)開始變得更明顯，降低了器件的性能。為了克服這個問題，胡正明教授及其團(tuán)隊于1999年提出了FinFET的概念。FinFET是三維結(jié)構(gòu)（圖1 結(jié)構(gòu): FinFET），也可稱為三柵晶體管。FinFET可以在Si或SOI晶片上實現(xiàn)。該FinFET結(jié)構(gòu)由襯底上的硅體薄（垂直）翅片組成。因為它的Si體類似于魚的后鰭，因此也稱鰭式晶體管。 GAA（Gate-All-Around）納米技術(shù)：Gate-All-Around就是環(huán)繞柵極（圖1 結(jié)構(gòu)：GAAFET, MBCFET），相比于現(xiàn)在的FinFET Tri-Gate三柵極設(shè)計，將重新設(shè)計晶體管底層結(jié)構(gòu)，克服當(dāng)前技術(shù)的物理、性能極限，增強(qiáng)柵極控制，性能大大提升。三星的GAA技術(shù)叫做MBCFET（多橋通道場效應(yīng)管）。這項技術(shù)的特點是實現(xiàn)了柵極對溝道的四面包裹，源極和漏極不再和基底接觸，而是利用線狀（可以理解為棍狀）或者平板狀、片狀等多個源極和漏極橫向垂直于柵極分布后，實現(xiàn)MOSFET的基本結(jié)構(gòu)和功能。 模型方面： 每一次材料或者工藝結(jié)構(gòu)的改變，對器件模型來講，都面臨著新的挑戰(zhàn)。從最開始的Schichman-Hodges（Level 1）模型，非常簡單，不包括載流子遷移率退化、載流子飽和效應(yīng)，常用于不需要詳細(xì)模擬模型的情況下模擬大型數(shù)字電路。再到Grove-Frohman（Level 2）模型，它是基于幾何圖形的分析模型，包括了短溝道，窄溝道效應(yīng)，遷移率退化，載流子飽和等效應(yīng)。器件模型也在隨工藝結(jié)構(gòu)的改進(jìn)而改進(jìn)。值得一提的是BSIM Group 全稱是Berkeley Short-channel IGFET Model Group，是加州大學(xué)伯克利分校胡正明領(lǐng)導(dǎo)的一個小組。他們發(fā)展出了一系列精確的MOSFET Spice Model，即BSIM，現(xiàn)如今已經(jīng)成為了工業(yè)界的一個標(biāo)準(zhǔn)。MOSFET模型在仿真器中提供了一系列Level號，以Synopsys為例，它提供了Level 6 IDS: MOSFET模型或BSIM模型之一（Level 13、28、39、47、49（BSIM3V3）、53、54（BSIM4）、57、59、60、70（BSIMOI4.0））。
所以在您建模或者仿真的時候就需要選擇合適的MOSFET模型版本，以達(dá)到最佳的模型擬合效果和仿真結(jié)果。圖2列出了工業(yè)界常用的器件分類和所對應(yīng)的模型。
圖2：工業(yè)界常用的器件模型 參考文獻(xiàn)： 一文看懂半導(dǎo)體材料發(fā)展歷程 - 知乎 (zhihu.com) 半導(dǎo)體工藝：Bulk Si,SOI,FinFET,GAA等工藝_bulk iso mos管_Chipei Kung的博客-CSDN博客 hspice_mosmod.pdf
|
