【技術基礎帖】SSD可靠性分析前傳之NAND閃存可靠性概覽

Long_龍1993 2021-08-08

展開全文

NAND閃存可靠性概覽

我見青山多嫵媚，料青山見我應如是。

按照劇情發展的規律，在進入正片之前都會有前傳來交代事件的背景，所以在介紹SSD可靠性之前，咱們也先來個前傳哈。

第一幕：NAND基礎背景
NAND根據cell包含bit的數目分為SLC、MLC、TLC，
NAND里面所有cell的狀態采用VT分布圖展示，如下圖，
SLC包含1 bit,有1,0兩個狀態，
MLC包含2 bit,有11,10,00,01四個狀態，
TLC包含3 bit,有111,011,001,101,100,000,010,110八個狀態。

注：橫坐標：NAND cell的閾值電壓Vt; 縱坐標：每一個Vt對應的bit數目。

介紹完NAND cell的狀態，再來show一下NAND的基本操作(以最簡單的SLC為例)。

讀(Read)：

如上圖所示，這是對單一cell進行read的基本操作。在控制柵極（CG, 也是WL）加上0V的電壓，源極（Source)端加上0V以及漏極（Drain, 也是BL)加上1V，然后通過源極與漏極之間電流Icell的大小來判斷cell的狀態（0或者1）。

A點的狀態代表存在Icell，所以Cell處于“開態”（ON），稱為Erased；

B點的狀態代表不存在Icell或者Icell很小且可忽略，所以Cell處于“關態”（OFF），稱為Programmed。

如果對NAND cell陣列操作，原理圖如下：

在需要read的target Page的WL上面加一個R1（一個較小的電壓），其他WL的加VpassR, BL方向加1V,

如果Cell C處于Erased, 對應BL的Sense電路會感應到有電流；

如果Cell C處于Programmed, 對應BL的Sense電路不會感應到有電流。

寫(Program):

在控制柵CG加上一個高壓20V，基底接0V, 由于電場的存在以及隧穿效應，電子會被俘獲在浮柵FG，也就完成了單個Cell的Program操作。

Program之后cell的狀態為“0”。

擦除(Erase):
在控制柵CG接0V，基底加上一個高壓20V, 由于電場的存在以及隧穿效應，電子逃離浮柵FG，也就完成了單個Cell的Erase操作。

Erase之后cell的狀態為“1”。

需要注意的是，Read、Program都是以Page為最小基本操作單位，而Erase以Block為最小基本操作單位。

第二幕：NAND可靠性概覽
對NAND可靠性影響很大的效應主要有：Read disturb，Program disturb，P/E Endurance以及Data Retention。

1. Read Disturb
我們在第一幕介紹Read操作的時候提到，Read過程中，需要在Non-Target WL上加一個VpassR, 如果對一個Block里面的Page連續Read很多次的話，就相當于在某一WL一直會有VpassR的Stress。

如下圖，Cell D 由于VpassR長時間的Stress, 會引起浮柵FG弱的電子注入，因為Read disturb主要影響Erased狀態的cell，進而表現在Vt圖中L0向右飄移。

在SSD中，針對Read disturb有優化措施，就是盡量避免持續讀同一Block的Page，如果在進行了長時間的讀操作之后，會加入Erase/Program操作，減小Read stress。

提一下SILC效應：
SILC(Stress Induced Leakage Current)是壓力誘導漏電流，由于Stress的影響，在Gate氧化層做成缺陷，缺陷會俘獲電子。

2. Program Disturb
在Program時，需要在WL加一個高壓20V左右，由于高壓的存在會造成其他BL上電子隧穿進入浮柵，再加上由于缺陷引起漏電以及GIDL效應的存在，最后的結果就是Program cell周圍的Cell的Vt會向右偏移。

這里簡單說一下GIDL效應：
GIDL(gated-induce drain leakage) 是指柵誘導漏極泄漏電流，當柵漏交疊區處柵漏電壓 VDG很大時，交疊區界面附近硅中電子在價帶和導帶之間發生帶帶隧穿形成電流，我們把這種電流稱之為 GIDL 隧穿電流。隨著柵氧化層越來越薄，GIDL 隧穿電流急劇增加。

3. P/E Endurance
評判一顆NAND的壽命，P/E cycle是一個關鍵參數。在不斷寫入與擦除的過程中，器件的氧化層會慢慢變薄，電子的隧穿效應會更容易，最后造成的現象就是VT向右偏移。